盡管先進(jìn)封裝非常復(fù)雜并且涉及多種技術(shù)，但互連技術(shù)仍然是其核心。本文將介紹封裝技術(shù)的發(fā)展歷程以及 SK 海力士最近在幫助推動(dòng)該領(lǐng)域發(fā)展方面所做的努力和取得的成就。 

互連在先進(jìn)封裝中的重要性

除了開(kāi)發(fā)各種工藝以在晶圓廠實(shí)現(xiàn)精細(xì)圖案外，還全面努力推進(jìn)封裝工藝中的互連技術(shù)。因此，開(kāi)發(fā)了以下四種類(lèi)型的互連技術(shù)：引線鍵合、倒裝芯片鍵合、硅通孔 (TSV) 鍵合以及小芯片混合鍵合。

1硅通孔 (TSV)：一種垂直互連通路（通孔），完全穿過(guò)硅芯片或晶圓，以實(shí)現(xiàn)硅芯片的堆疊。

2 Chiplet：按用途（例如控制器或高速存儲(chǔ)器）劃分芯片并將其制造為單獨(dú)的晶圓，然后在封裝過(guò)程中重新連接的技術(shù)。

3下述產(chǎn)品未采用混合鍵合。規(guī)格為估計(jì)值。

圖 1. 互連方法規(guī)格表。（這些規(guī)格是應(yīng)用每種互連技術(shù)的主要產(chǎn)品的示例。）

一、引線鍵合

引線鍵合是第一種開(kāi)發(fā)的互連方法。通常，具有良好電性能的材料（例如金、銀和銅）被用作連接芯片和基板的導(dǎo)線。這是最具成本效益且可靠的互連方法，但由于其電氣路徑較長(zhǎng)，因此不適合需要高速操作的較新設(shè)備。因此，這種方法被用于不需要快速操作的移動(dòng)設(shè)備中使用的移動(dòng) DRAM 和 NAND 芯片。 

二、倒裝芯片接合

倒裝芯片接合 克服了引線鍵合的缺點(diǎn)。其電氣路徑的長(zhǎng)度是引線鍵合的十分之幾，使其適合高速操作。與在芯片級(jí)執(zhí)行的引線鍵合相比，在晶圓級(jí)進(jìn)行處理的倒裝芯片鍵合還提供了卓越的生產(chǎn)率。因此，它被廣泛應(yīng)用于CPU、GPU和高速DRAM芯片的封裝。此外，由于可以在芯片的整個(gè)側(cè)面形成凸塊，因此可以比引線鍵合擁有更多的輸入和輸出 (I/O)，從而有可能提供更高的數(shù)據(jù)處理速度。然而，倒裝芯片接合也有其自身的缺點(diǎn)。首先，難以進(jìn)行多芯片堆疊，這對(duì)于需要高密度的存儲(chǔ)產(chǎn)品來(lái)說(shuō)是不利的。此外，盡管倒裝芯片鍵合可以比引線鍵合連接更多的 I/O，和有機(jī) PCB 間距阻止連接更多數(shù)量的 I/O。為了克服這些限制，開(kāi)發(fā)了 TSV 鍵合技術(shù)。 

三、硅通孔 (TSV) 鍵合

TSV不采用傳統(tǒng)的布線方法來(lái)連接芯片與芯片，而是通過(guò)在芯片上鉆孔并填充金屬等導(dǎo)電材料以容納電極來(lái)垂直連接芯片。制作帶有TSV的晶圓后，通過(guò)封裝在其頂部和底部形成微凸塊，然后連接這些凸塊。由于 TSV 允許凸塊垂直連接，因此可以實(shí)現(xiàn)多芯片堆疊。最初，使用 TSV 接合的堆棧有四層，后來(lái)增加到八層。最近，一項(xiàng)技術(shù)使得堆疊 12 層成為可能，并于 2023 年 4 月SK hynix 開(kāi)發(fā)了其 12 層 HBM3。雖然 TSV 倒裝芯片接合方法通常使用基于熱壓的非導(dǎo)電薄膜 (TC-NCF)，但 SK hynix 使用 MR-MUF 4 工藝，可以減少堆疊壓力并實(shí)現(xiàn)自對(duì)準(zhǔn)。5這些特性使 SK hynix 能夠開(kāi)發(fā)出世界上第一個(gè) 12 層 HBM3。 

4大規(guī)?；亓髂Ｋ艿撞刻畛洌∕R-MUF）：將半導(dǎo)體芯片堆疊起來(lái)，并將液體保護(hù)材料注入芯片之間的空間，然后硬化以保護(hù)芯片和周?chē)娐返墓に?。與在每個(gè)芯片堆疊后應(yīng)用薄膜型材料相比，MR-MUF 是一種更高效的工藝，并提供有效的散熱。

5自對(duì)準(zhǔn)：在 MR-MUF 工藝期間通過(guò)大規(guī)?；亓鲗⑿酒匦露ㄎ坏秸_的位置。在此過(guò)程中，熱量被施加到芯片上，導(dǎo)致相關(guān)凸塊在正確的位置熔化并硬化。

如上所述，引線、倒裝芯片和 TSV 鍵合在封裝工藝的各個(gè)領(lǐng)域中發(fā)揮著各自的作用。盡管如此，最近出現(xiàn)了一種新的互連技術(shù)，稱(chēng)為銅對(duì)銅直接鍵合，它是混合鍵合的一種。 

四、與小芯片的混合鍵合

6界面鍵合：相互接觸的兩個(gè)物體的表面通過(guò)分子間力結(jié)合在一起的鍵合。

盡管小芯片的功能是該技術(shù)的一個(gè)明顯優(yōu)勢(shì)，但采用它們的主要原因是成本效益。當(dāng)所有功能都在單個(gè)芯片上實(shí)現(xiàn)時(shí)，芯片尺寸會(huì)增加，并且不可避免地導(dǎo)致晶圓生產(chǎn)過(guò)程中良率的損失。此外，雖然芯片的某些區(qū)域可能需要昂貴且復(fù)雜的技術(shù)，但其他區(qū)域可以使用更便宜的傳統(tǒng) 技術(shù)來(lái)完成。因此，由于芯片無(wú)法分離，制造工藝變得昂貴，因此即使只有很小的面積需要精細(xì)技術(shù)，也要將精細(xì)技術(shù)應(yīng)用于整個(gè)芯片。然而，小芯片技術(shù)能夠分離芯片功能，從而可以使用先進(jìn)或傳統(tǒng)的制造技術(shù)，從而節(jié)省成本。 

雖然chiplet技術(shù)的概念已經(jīng)存在十多年了，但由于缺乏能夠互連芯片的封裝技術(shù)的發(fā)展，它并沒(méi)有被廣泛采用。然而，芯片到晶圓 (C2W) 混合鍵合的最新進(jìn)展顯著加速了小芯片技術(shù)的采用。C2W 混合鍵合具有多種優(yōu)勢(shì)。首先，它允許無(wú)焊料鍵合，從而減少鍵合層的厚度、縮短電氣路徑并降低電阻。因此，小芯片可以高速運(yùn)行而無(wú)需任何妥協(xié)——就像單個(gè)芯片一樣。其次，通過(guò)直接將銅與銅接合，可以顯著減小凸塊上的間距。目前，使用焊料時(shí)很難實(shí)現(xiàn) 10 微米 (μm) 或更小的凸塊間距。然而，銅對(duì)銅直接鍵合可以將間距減小到小于一微米，從而提高芯片設(shè)計(jì)的靈活性。第三，它提供了先進(jìn)的散熱功能，這一封裝功能在未來(lái)只會(huì)繼續(xù)變得越來(lái)越重要。最后，上述的薄粘合層和細(xì)間距影響了封裝的形狀因數(shù)，因此可以大大減小封裝的尺寸。 

然而，與其他鍵合技術(shù)一樣，混合鍵合仍然需要克服挑戰(zhàn)。為了確保穩(wěn)定的質(zhì)量，必須在納米尺度上改進(jìn)顆?？刂?，而控制粘合層的平整度仍然是一個(gè)主要障礙。同時(shí)，SK海力士計(jì)劃使用最高功率的封裝解決方案來(lái)開(kāi)發(fā)混合鍵合，以便將其應(yīng)用于未來(lái)的HBM產(chǎn)品。

雖然SK海力士目前正在開(kāi)發(fā)混合鍵合，以應(yīng)用于其即將推出的高密度、高堆疊HBM產(chǎn)品，但該公司此前已在2022年成功為HBM2E采用混合鍵合堆疊八層，同時(shí)完成電氣測(cè)試并確?；究煽啃浴＿@是一項(xiàng)重大壯舉，因?yàn)槠駷橹勾蠖鄶?shù)混合鍵合都是通過(guò)單層鍵合或兩個(gè)芯片面對(duì)面堆疊來(lái)完成的。對(duì)于 HBM2E，SK 海力士成功堆疊了 1 個(gè)基礎(chǔ)芯片和 8 個(gè) DRAM 芯片。 

混合鍵合是封裝行業(yè)中最受關(guān)注和關(guān)注的鍵合技術(shù)。集成器件制造商、代工廠以及任何能夠生產(chǎn)先進(jìn)封裝的公司都專(zhuān)注于混合鍵合。如上所述，盡管該技術(shù)具有眾多優(yōu)勢(shì)，但仍有很長(zhǎng)的路要走。通過(guò)其領(lǐng)先的 HBM技術(shù)，SK海力士將開(kāi)發(fā)除混合鍵合之外的各種封裝技術(shù)，以幫助封裝技術(shù)和平臺(tái)解決方案達(dá)到前所未有的水平。 

作者：Ki-ill Moon，SK 海力士 PKG 技術(shù)開(kāi)發(fā)主管