同的Chiplet封裝形式雖然命名方式不同，但均由幾種連接方式混合搭配而成。連接方式主要分為點(diǎn)和面，點(diǎn)連接主要有Bumping（凸塊）和TSV（硅通孔）、面連接主要有RDL（重布線層）和Silicon Interposer（硅中階層）。

Bumping（凸塊）：倒裝是先進(jìn)封裝中最核心的工藝，而B(niǎo)umping又是倒裝流程中最重要的工藝，是Chiplet的第一步。Bumping指的是在晶圓表面預(yù)留的位置（通常是Pad）生長(zhǎng)焊球，通過(guò)焊球?qū)崿F(xiàn)與基板、PCB的連接。Bumping的材料一般有錫、銅、金，其制造過(guò)程與前道晶圓制造步驟基本相似，主要涉及PI涂敷、光刻、濺鍍、電鍍、清洗、回流焊等工藝。Bumping的參數(shù)主要分為直徑、高度和密度，隨著芯片復(fù)雜度提升，引腳數(shù)相應(yīng)提升，導(dǎo)致Bumping直徑更小、高度更低、密度更高，對(duì)應(yīng)難度更高。

?TSV（Through silicon via, 硅通孔）：主要用于立體封裝，在硅片中進(jìn)行垂直方向上的打孔，為芯片起到電氣延伸和互連的作用。按照集成類型的不同，TSV分為2.5D和3D，2.5D TSV位于中介層中，而3DTSV貫穿芯片本身，直接連接上下層芯片。TSV連接方式大量應(yīng)用于高端存儲(chǔ)器堆疊、Interposer中。

?RDL（Re-distributed layer，重布線層）：主要為2D平面上的芯片電氣延伸與互連提供媒介。優(yōu)勢(shì)主要有3點(diǎn)：1）芯片設(shè)計(jì)者可以通過(guò)對(duì)RDL的設(shè)計(jì)代替一部分芯片內(nèi)部線路的設(shè)計(jì)，從而降低設(shè)計(jì)成本；2）采用RDL能夠支持更多的引腳數(shù)量；3）采用RDL可以使I/O觸點(diǎn)間距更靈活、凸點(diǎn)面積更大，從而使基板與元件之間的應(yīng)力更小、元件可靠性更高。RDL在WLP（Wafer Level Package，晶圓級(jí)封裝）和立體堆疊封裝中有廣泛的應(yīng)用。根據(jù)重布凸點(diǎn)的位置，RDL可分為扇入型（Fan-In）和扇出型（Fan-Out）。扇入型封裝是將線路集中在芯片內(nèi)部，主要用于低I/O節(jié)點(diǎn)數(shù)量和較小裸片工藝中；扇出型封裝技術(shù)采用在芯片尺寸以外的區(qū)域做I/O接點(diǎn)布線設(shè)計(jì)以提高I/O接點(diǎn)的數(shù)量，主要適用于尺寸較大的芯片類型，如服務(wù)器、主機(jī)芯片。

?Interposer（中介層）：是封裝中多芯片模塊或電路板傳遞電信號(hào)的一層平臺(tái)，作用類似于RDL，但I(xiàn)nterposer的通常密度更高。中介層可以由硅和有機(jī)材料制成，充當(dāng)多顆裸片和電路板之間的橋梁，完成異質(zhì)集成封裝。Interposer具有較高的細(xì)間距I/O密度和TSV形成能力，在2.5D和3D IC芯片封裝中扮演著關(guān)鍵角色。