2016 年, 臺(tái)積電(TSMC)經(jīng)過(guò)在先進(jìn)封裝技術(shù)上 近十年的布局和技術(shù)沉淀, 在 FOWLP 領(lǐng)域開(kāi)發(fā)了集 成扇出型(Integrated Fan-out, InFO)封裝技術(shù)[ , 并 成功應(yīng)用于蘋(píng)果 iPhone7 系列手機(jī)的 A10 應(yīng)用處理器 , 之后蘋(píng)果每一代手機(jī)應(yīng)用處理器都采用臺(tái)積電 的集成扇出型封裝技術(shù), 幫助臺(tái)積電拿下蘋(píng)果處理器 芯片制造和封裝訂單。 

在先進(jìn)封裝領(lǐng)域, AMD 公司將多項(xiàng)先進(jìn)封裝技術(shù) 投入商用。Chiplet, 中文譯名芯?；蚓Я? 是近期集 成電路業(yè)界的熱點(diǎn)話題, Chiplet 是指預(yù)先制造好、 具 有特定功能、 可組合集成的晶片, 該技術(shù)可以縮小單 顆芯片面積, 提高良品率, 有助于企業(yè)控制生產(chǎn)成本 和提高迭代速度。如何實(shí)現(xiàn)多芯粒之間的高速互聯(lián)是 實(shí)現(xiàn) Chiplet 的技術(shù)難點(diǎn), 而 FOWLP 技術(shù)的高密度重 布線工藝滿足多芯粒之間高速互聯(lián)的需求。FOWLP 技 術(shù)的發(fā)展是 Chiplet 技術(shù)走向商用的先決條件。AMD 公司在扇出型封裝技術(shù)上投入巨資, 并且在商業(yè)競(jìng)爭(zhēng) 中率先使用先進(jìn)的 FOWLP 技術(shù), 該技術(shù)路線幫助 AMD 公司在 CPU 和 GPU 領(lǐng)域追趕行業(yè)先驅(qū) Intel 和 NVIDIA。在 2019 年發(fā)布的 7 nm Zen2 架構(gòu)銳龍?zhí)幚砥?中, AMD 公司將 CPU 芯片拆分成 CCD 和 cIOD 兩部分, 其中僅有負(fù)責(zé)邏輯運(yùn)算的 CCD 使用臺(tái)積電 7 nm 工藝, 對(duì)性能要求較低的 cIOD 部分使用了 12 nm 工 藝。Zen2 架構(gòu)意義重大, 實(shí)現(xiàn)了對(duì)同期 Intel 產(chǎn)品的性 能追趕, 為提升 AMD 在德國(guó)等多國(guó) CPU 市場(chǎng)占有率 奠定了基礎(chǔ)。 

在 CPU 領(lǐng)域通過(guò)先進(jìn)封裝技術(shù)取得優(yōu)勢(shì)的 AMD 公司也試圖將 FOWLP 技術(shù)引入到 GPU 領(lǐng)域, AMD 公司于 2022 年 12 月 13 日向市場(chǎng)推出了使用 RDNA 3 架構(gòu)的 Radeon 7900XTX 顯卡, AMD 將顯卡核心 Big Navi 3x 拆分為一個(gè) GCD 和六個(gè) MCD, 與 AMD 在 Zen 架構(gòu)的做法相同, 負(fù)責(zé)邏輯計(jì)算的 GCD 使用了臺(tái) 積電 5 nm 工藝, 面積為 300 mm 2 , MCD 使用了臺(tái)積 電 6 nm 工藝, 單顆面積為 37 mm2 。得益于更小的芯 片帶來(lái)更高的良率, 以及 MCD 芯片成熟工藝, 使得 AMD 的 Big Navi 3x 核心在性能對(duì)標(biāo)競(jìng)爭(zhēng)廠家 NVIDIA 的 AD102 核心的同時(shí)實(shí)現(xiàn)了較好的成本控制。 

Intel 公 司 結(jié) 合 自 身 在 基 板 領(lǐng) 域 的 積 累, 推 出 EMIB(Embedded Multi-Die Interconnect Bridge), 中文 譯名為嵌入式多核心互聯(lián)橋接。EMIB 工藝建立在標(biāo) 準(zhǔn)封裝構(gòu)造流程的基礎(chǔ)上, 附加了創(chuàng)建 EMIB 腔的步 驟。連接橋位于空腔中, 并用粘合劑固定在適當(dāng)?shù)奈?置。添加介電層和金屬堆積層, 然后進(jìn)行通孔鉆孔和 電鍍。作為 CPU 行業(yè)的巨頭, Intel 公司正試圖參與 GPU 市場(chǎng)競(jìng)爭(zhēng)。在 2022 年 8 月的半導(dǎo)體行業(yè)會(huì)議 Hot Chips 34 上, Intel 公司公開(kāi)了一套名為 Ponte Vecchio 的服務(wù)器 GPU 架構(gòu)。Intel 公司作為 GPU 行業(yè)的后來(lái) 者, 在最新推出的 GPU 產(chǎn)品中使用了比 AMD 公司更 先進(jìn)的封裝技術(shù)。Intel 公司稱 Ponte Vecchio 內(nèi)部同時(shí) 混用 Intel 7 和臺(tái)積電 N7 / N5 等多個(gè)工藝節(jié)點(diǎn), 并使用 了多達(dá) 11 處的 EMIB 結(jié)構(gòu)以實(shí)現(xiàn)內(nèi)部高速互聯(lián)。 

在超算領(lǐng)域, 特斯拉于 2021 年公布了 Dojo 芯片 的概念圖, Dojo 是神經(jīng)網(wǎng)絡(luò)訓(xùn)練優(yōu)化超級(jí)計(jì)算機(jī)芯 片, 該芯片將首次使用臺(tái)積電 InFO_ SoW (System-on -Wafer)技術(shù) , Dojo 使用 6 層 RDL, 將整塊 12 英寸 重構(gòu)晶圓安裝在散熱盤(pán)上, 散熱盤(pán)可以為芯片提供剛 度并將散熱能力從 7000 W 提升至 15000 W。2022 年, FOWLP 技術(shù)在 GPU 領(lǐng)域得到了快速的 推廣應(yīng)用, 2021 年底到 2022 年初, 馬斯克在推特上 發(fā)布多篇推文公布特斯拉自研超算 GPU 芯片, 以取代 特斯拉采購(gòu)的 NVIDIA 芯片。 

2022 年 8 月 Intel 公布全 新服 務(wù) 器 GPU 架 構(gòu), 12 月 AMD 發(fā) 售 消 費(fèi) 級(jí) GPU7900XTX, 這三家公司為了追趕行業(yè)先進(jìn)水平, 使用的先 進(jìn) 封 裝 技 術(shù) 越 發(fā) 激 進(jìn), 但 市 占 率 最 高 的 NVIDIA 公司仍采用了較保守的封裝方案。無(wú)論是 CPU、 GPU 還是其他集成電路產(chǎn)業(yè), 均呈現(xiàn)出越是行 業(yè)后發(fā)者, 使用的封裝技術(shù)越先進(jìn)的趨勢(shì)。如圖 2 所 示, 這一趨勢(shì)在市場(chǎng)規(guī)模最大、 競(jìng)爭(zhēng)最激烈的 GPU 市 場(chǎng)表現(xiàn)尤為明顯。并且, 各公司發(fā)展先進(jìn)封裝技術(shù)的 戰(zhàn)略也取得了不錯(cuò)的效果, NVIDIA 公司各類 GPU 產(chǎn) 品線均受到巨大挑戰(zhàn)。觀察這種趨勢(shì)對(duì)國(guó)內(nèi)半導(dǎo)體行 業(yè)的發(fā)展很有參考價(jià)值, 促進(jìn) FOWLP 等先進(jìn)封裝技 術(shù)的發(fā)展和應(yīng)用對(duì)于試圖參與 GPU 市場(chǎng)競(jìng)爭(zhēng)的集成電 路企業(yè)是很有意義的。

在宇航領(lǐng)域, NASA 在 2015 年公布的封裝技術(shù)路 線圖 中 將 2. 5D/ 3D - TSV 技 術(shù) 納 入 封 裝 技 術(shù) 路 線, 2018 年啟動(dòng)對(duì) 2. 5D 封裝產(chǎn)品的考核方案和路線圖。在美國(guó)國(guó)家航空航天局電子零件和包裝計(jì)劃(National Aeronautics and Space Administration Electronic Parts and Packaging, NEPP)的贊助下, 美國(guó)加州理工學(xué)院噴氣 動(dòng) 力 實(shí) 驗(yàn) 室 ( California Institute of Technology Jet Propulsion Laboratory, JPL) 的 Ghaffarian 通過(guò)一系列 的可靠性實(shí)驗(yàn)系統(tǒng)論證了 2. 5D 封裝產(chǎn)品的可靠性, 他認(rèn)為 FOWLP 產(chǎn)品擁有更小的體積重量、 更大的邏 輯運(yùn)算和存儲(chǔ)能力, 而且其可靠性鑒定結(jié)果足以滿足 NASA 對(duì)空間飛行器電子元器件的可靠性要求, 并希 望他的研究成果可以促進(jìn) NASA 對(duì) FOWLP 等先進(jìn)封 裝技術(shù)的使用。 

我國(guó)半導(dǎo)體封裝企業(yè)也在 FOWLP 領(lǐng)域取得了一 系列創(chuàng)新成果。硅基扇出型晶圓級(jí)封裝 ( Embedded Silicon Fan-out, eSiFO) 是 2015 年由華天科技于大全 教授提出。硅基扇出型封裝這一技術(shù)路線相比于樹(shù)脂 扇出型封裝, 具有成本低、 翹曲小、 布線密度高、 散 熱良好和制程簡(jiǎn)單等優(yōu)勢(shì), 更容易實(shí)現(xiàn)大芯片系統(tǒng)集 成。該工藝被使用于電源管理芯片、 射頻收發(fā)器芯片、基帶處理器和高端網(wǎng)絡(luò)系統(tǒng)等多種應(yīng)用領(lǐng)域, 

廈門(mén)云天半導(dǎo)體開(kāi)發(fā)了 eGFO 嵌入式玻璃封裝技 術(shù)。玻璃絕緣性好, 高溫下不易膨脹, 透光性強(qiáng), 適 合高頻的射頻應(yīng)用和光電應(yīng)用。玻璃上可以直接做光 路, 滿足光電共封裝的需求, 光電射頻領(lǐng)域也是云天 eGFO 技術(shù)的主要應(yīng)用領(lǐng)域。但是玻璃具有易開(kāi)裂的 特性, 在玻璃上開(kāi)孔和挖出嵌埋區(qū)域工藝難度高、 效 率低。產(chǎn)品良率是目前制約廈門(mén)云天使用玻璃作為載 體的最大因素。 

中電五十八所的晶圓級(jí)封裝工藝平臺(tái)是目前國(guó)內(nèi)先進(jìn)、 自主可控的高可靠 12 英寸(兼容 8 英寸) 晶圓級(jí)制造加工線, 同時(shí)也是國(guó)防科技工業(yè)認(rèn)可的信息處 理微系統(tǒng)加工制造平臺(tái)。自 2017 年通線以來(lái), 平臺(tái)已 經(jīng)具備高可靠 12 英寸的晶圓級(jí)再布線制備、 晶圓級(jí)凸 點(diǎn)制備、 圓片重構(gòu)等多項(xiàng)晶圓級(jí)扇出型集成技術(shù)。部 分工藝技術(shù)能力(晶圓級(jí)封裝尺寸、 凸點(diǎn)直徑等)達(dá)到國(guó)際領(lǐng)先水平。同時(shí)具備有鉛低輻射凸點(diǎn)(Bump) 制 備、 單芯片批量化凸點(diǎn)生長(zhǎng)以及可重構(gòu)三維封裝等特 色服務(wù), 可滿足軍用及宇航長(zhǎng)壽命使用要求, 已先后 為國(guó)內(nèi)多家用戶單位提供了 GNC 飛行控制、 AD/ DA 集成、 信號(hào)截取處理模塊等數(shù)字信息處理微系統(tǒng)產(chǎn)品 的加工服務(wù), 滿足了相關(guān)微系統(tǒng)產(chǎn)品小型化、 高性能、 高可靠的應(yīng)用需求。 

航天 772 所通過(guò)近幾年技術(shù)攻關(guān)和自主研發(fā), 已 初步具備 小 尺 寸 多 芯 粒 硅 基 集 成 技 術(shù) 能 力。針 對(duì) Chiplet 芯粒集成多級(jí)互連要求, 面向 40 μm 以下超微 凸點(diǎn)鍵合, 突破面陣列固態(tài)互連等關(guān)鍵技術(shù), 實(shí)現(xiàn)了 低溫焊接、 高溫服役的全流程穩(wěn)定工藝; 并采用耐濕 “內(nèi)防護(hù)” 結(jié)構(gòu)以及改性耐高溫材料, 實(shí)現(xiàn)了節(jié)距小 于 100 μm, 凸點(diǎn)數(shù)大于 10000 個(gè)的均勻沉積和致密防 滲集成工藝。 

通富微電 2021 年披露其在高性能計(jì)算領(lǐng)域建成了 國(guó)內(nèi)頂級(jí) 2. 5D/ 3D 封裝平臺(tái) ( VISions) 及超大尺寸 FCBGA 研發(fā)平臺(tái), 且完成了高層數(shù)再布線技術(shù)的開(kāi) 發(fā), 具備大規(guī)模生產(chǎn) Chiplet 封裝能力, 目前在 CPU、 GPU、 服務(wù)器領(lǐng)域 5 nm 即將量產(chǎn)。其 Fan-out 技術(shù)已 經(jīng)達(dá)到世界先進(jìn)水平, 高密度扇出型封裝平臺(tái)完成 6 層 RDL 開(kāi)發(fā)。 

XDFOI 是長(zhǎng)電科技 2021 年推出全系列極高密度 扇出型封裝解決方案, 并于 2022 年下半年量產(chǎn)。該封 裝解決方案是新型無(wú)硅通孔晶圓級(jí)極高密度封裝技術(shù), 相較于 2. 5D 硅通孔(TSV) 封裝技術(shù), 具備更高性能、 更高可靠性以及更低成本等特性。該解決方案在線寬 或線距達(dá)到 2 μm 的同時(shí), 可實(shí)現(xiàn)多層布線層, 另外, 采用了極窄節(jié)距凸塊互聯(lián)技術(shù), 封裝尺寸大可集成多 顆芯片、 高帶寬內(nèi)存和無(wú)源器件。XDFOI 主要集中于 對(duì)集成度和算力有較高要求的 FPGA、 CPU、 GPU、 AI 和 5G 網(wǎng)絡(luò)芯片等應(yīng)用產(chǎn)品提供小芯片 (Chiplet) 和異 質(zhì)封裝 (HiP) 的系統(tǒng)封裝解決方案。 2022 年 7 月 22 日, 長(zhǎng)電科技發(fā)文稱, 公司在先進(jìn)封測(cè)技術(shù)領(lǐng)域取得 新的突破, 實(shí)現(xiàn) 4 nm 工藝制程手機(jī)芯片的封裝以及 CPU、 GPU 和射頻芯片的集成封裝。 

我國(guó) FOWLP 技術(shù)與國(guó)外先進(jìn)水平相比差距較小, 且各企業(yè)均有自身的特色技術(shù), 但在高密度重布線和 超大面積扇出型封裝技術(shù)等領(lǐng)域尚有差距。

先進(jìn)芯片封裝清洗：

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。