芯片的晶圓級(jí)封裝制程

晶圓級(jí)封裝或 WLP，是一種在晶圓級(jí)執(zhí)行的 IC 封裝技術(shù)。這意味著封裝是在整個(gè)晶圓上進(jìn)行的，只有在封裝完成后才能切割晶圓。在晶圓級(jí)封裝中，組裝中使用的組件（例如凸塊）應(yīng)用于晶圓預(yù)切割，例如在晶圓級(jí)。在傳統(tǒng)的半導(dǎo)體制造中，晶圓首先被切割成單獨(dú)的裸片，然后組裝成半導(dǎo)體封裝，如 QFN 或 BGA。

圖 1：晶圓級(jí)封裝

除了體積小和成本低的優(yōu)勢(shì)外，晶圓級(jí)封裝還提供晶圓級(jí)晶圓制造、測(cè)試的集成，從而實(shí)現(xiàn)更精簡(jiǎn)的制造過(guò)程，簡(jiǎn)化器件從硅基到成品交付的過(guò)程客戶產(chǎn)品。

晶圓級(jí)封裝也稱為芯片級(jí)封裝 (CSP)，主要分為兩種封裝類型：扇入型和扇出型。

圖 2：扇入和扇出封裝類型。扇入 (WLCSP) 本質(zhì)上是一個(gè)凸塊芯片

在晶圓級(jí)封裝出現(xiàn)之前，使用導(dǎo)線將芯片連接到基板，從芯片的邊緣到基板上相應(yīng)的引腳/焊盤(pán)，這一過(guò)程稱為引線鍵合。引線鍵合有兩個(gè)主要問(wèn)題：電氣性能低，因此不適合高性能和高頻應(yīng)用，以及每個(gè)芯片的引線數(shù)量限制，從而對(duì)相關(guān)芯片的數(shù)據(jù)傳輸能力造成很大障礙。

隨著時(shí)間的推移和摩爾定律的影響越來(lái)越明顯，電路不斷縮小和縮小，這使得電線變得更細(xì)和更長(zhǎng)，從而產(chǎn)生了更多的問(wèn)題，例如浪費(fèi)功率和時(shí)序滯后。這導(dǎo)致不可避免地過(guò)渡到倒裝芯片封裝，這解決了使用引線鍵合引起的許多功能障礙。倒裝芯片制造技術(shù)包括用整個(gè)晶圓頂表面的焊料凸塊（稱為焊盤(pán)或互連點(diǎn)）代替導(dǎo)線，從面積的角度來(lái)看，會(huì)增加電氣連接的密度。切割晶圓后，芯片被翻轉(zhuǎn)并通過(guò)凸塊或銅柱附著到基板上。

晶圓級(jí)封裝，有時(shí)稱為WLCSP（晶圓級(jí)芯片級(jí)封裝），是目前市場(chǎng)上可用的最小封裝技術(shù)，由 OSAT（外包半導(dǎo)體組裝和測(cè)試）公司提供， 真正的 WLP 封裝雖然是由晶圓和RDL（再分布層）、中介層或 I/O 間距形成的，所有這些都用于重新排列管芯的引腳/觸點(diǎn)，以便分散開(kāi)并足夠大以提供更好和更容易處理。

晶圓級(jí)封裝的類型

WLP 主要可分為兩大類：扇入 WLP（FIWLP 或 WLCSP）和扇出 WLP（FOWLP 或 eWLB）。兩者之間的區(qū)別在于插入器級(jí)別。在 FIWLP 的情況下，內(nèi)插器與裸片尺寸相同，而在 FOWLP 封裝中，內(nèi)插器比裸片大，類似于傳統(tǒng)的 BGA 封裝。

FOWLP 和 FIWLP 與 BGA 封裝的區(qū)別在于，在 WLP 封裝的情況下，內(nèi)插器直接應(yīng)用在晶圓上，而不是使用倒裝芯片技術(shù)，其中 BGA 芯片連接并回流到內(nèi)插器。在 FIWLP 和 FOWLP 封裝中，芯片和內(nèi)插器可以封裝在保護(hù)材料中，例如環(huán)氧樹(shù)脂或耐熱塑料。

圖 3：WLP 側(cè)面結(jié)構(gòu)圖

晶圓級(jí)封裝的用途和好處

因?yàn)?I/O 需求不斷增長(zhǎng)，并且需要越來(lái)越大的互連密度。這產(chǎn)生了 RDL（重新分布層），它通過(guò)導(dǎo)電金屬跡線重新路由芯片的連接。

RDL 也很有用，因?yàn)樗?WLP 封裝能夠包含具有不同功能的不同芯片，這成為系統(tǒng)級(jí)封裝，簡(jiǎn)稱 SiP。這些封裝系統(tǒng)經(jīng)常用于移動(dòng)設(shè)備市場(chǎng)，因?yàn)樗鼈兛梢宰龅梅浅＞o湊以適應(yīng)空間限制，而且它們還將所有需要的功能打包到一個(gè)結(jié)構(gòu)中。

使用 WLP 方法的另一個(gè)好處是能夠垂直堆疊芯片和/或水平平鋪芯片。這導(dǎo)致了 2.5D 和 3D IC 的發(fā)展，它們利用 FOWLP 技術(shù)和/或 TSV 來(lái)連接多層密集水平互連（由銅制成），并以更低的功耗確保更高的帶寬。

當(dāng)只使用TSV時(shí)，我們說(shuō)IC在制造過(guò)程中使用2.5D空間排列，簡(jiǎn)稱2.5D IC。當(dāng)我們添加多個(gè)芯片并將它們堆疊在一起時(shí)，我們需要用凸點(diǎn)和/或 RDL（如果需要）將它們連接起來(lái)，這會(huì)創(chuàng)建一個(gè)復(fù)雜的 3D 結(jié)構(gòu)，因此將此類 IC 命名為 3D IC。

這項(xiàng)新技術(shù)被用于服務(wù)器領(lǐng)域、圖像傳感器、游戲機(jī)、高端超級(jí)計(jì)算、人工智能和 IoT（物聯(lián)網(wǎng)）設(shè)備。由于業(yè)界尚未對(duì) WLP 方法進(jìn)行標(biāo)準(zhǔn)化，因此可以考慮多種不同的可用方案。該決定歸結(jié)為設(shè)備制造商對(duì)可靠性、成本、功耗、性能甚至外形因素施加的特定重要性。

以上是關(guān)于芯片制造為什么用單晶硅片作襯底的相關(guān)內(nèi)容，希望能您你有所幫助！

想要了解關(guān)于芯片半導(dǎo)體清洗的相關(guān)內(nèi)容，請(qǐng)?jiān)L問(wèn)我們的“芯片半導(dǎo)體清洗”專題了解相關(guān)產(chǎn)品與應(yīng)用 ！

合明科技是一家電子水基清洗劑 環(huán)保清洗劑生產(chǎn)制造商,其產(chǎn)品覆蓋電子加工過(guò)程整個(gè)領(lǐng)域。歡迎使用合明科技水基清洗劑產(chǎn)品！